Учени от Илинойс създадоха технология за 3D подреждане на чипове
Изследователи от Университета на Илинойс разработиха метод за триизмерно интегриране на силициеви чипове, който може да удължи живота на закона на Мур. Технологията позволява изграждане на няколко слоя електронни схеми един върху друг при съвременни производствени температури.
Учени от Университета на Илинойс в Ърбана-Шампейн създадоха нов производствен процес за триизмерно интегриране на силициеви чипове.
Технологията позволява изграждане на няколко слоя електронни схеми един върху друг при температури, съвместими със съвременните производствени процеси.
Постижението е важно в момент, когато миниатюризацията на транзисторите се сблъсква с фундаментални физични ограничения.
Вместо да намаляват още размерите на елементите, инженерите предлагат нов подход – разширяване в третото измерение чрез вертикално подреждане на електронни схеми.
В продължение на повече от шест десетилетия полупроводниковата индустрия следва закона на Мур, според който броят на транзисторите върху един чип се удвоява приблизително на всеки две години.
Днес обаче производителите все по-често се сблъскват с ограничения, наложени от атомните размери на материалите и квантовомеханичните ефекти.
Екипът, ръководен от проф. Цин Као от Колежа по инженерство Grainger, демонстрира процес за триизмерно подреждане на чипове.
Коментари (0)